Descripción del título
Aportació al test funcional...
EN ESTA TESIS SE TRABAJAN DIVERSOS ASPECTOS RELACIONADOS CON LA MODELIZACION DE FALLOS Y ERRORES, Y CON LA VERIFICACION DE CIRCUITOS INTEGRADOS DIGITALES, CON EL OBJETIVO COMUN DE TRATAR EL PROBLEMA A NIVEL DE BLOQUE FUNCIONAL. EL CAPITULO 2 INTRODUCE LOS CONCEPTOS Y NOMENCLATURA BASICA QUE SE UTILIZAN EN LA TESIS. ASIMISMO SE INTRODUCE LA METODOLOGIA DE INFERENCIA COMO MECANISMO DE GENERACION DE MODELOS DE FALLO PRECISOS, METODOLOGIA QUE SE DESARROLLA POSTERIORMENTE EN EL CAPITULO 4. EN EL CAPITULO 3, SE ANALIZAN DIVERSAS RELACIONES DE EQUIVALENCIA Y DOMINANCIA ENTRE FALLOS STUCK-AT, STUCK-ON Y STUCK-OPEN PARA PUERTAS CMOS. LOS RESULTADOS PERMITEN REDUCIR EL NUMERO DE FALLOS A CONSIDERAR Y PERMITEN ESCOGER EL FALLO STUCK-OPEN COMO PUNTO DE PARTIDA PARA LA INFERENCIA DE MODELOS DE NIVEL SUPERIOR. LA METODOLOGIA DE INFERENCIA SE DESARROLLA EN EL CAPITULO 4 PARA LA OBTENCION DE MODELOS PRECISOS PARA DIVERSOS CIRCUITOS COMBINACIONALES Y SECUENCIALES. LOS MODELOS PUEDEN SER UTILIZADOS PARA LA GENERACION DE VECTORES DE TEST Y PARA LA SIMULACION DE CIRCUITOS EN FALLO, A NIVEL DE BLOQUE FUNCIONAL PERO CON LA MISMA PRECISION QUE LOS MODELOS ESTRUCTURALES. EN EL CAPITULO 5 DE EXPONE UNA METODOLOGIA QUE PARTIENDO DEL MODELO DE ERRORES DEL BLOQUE COMBINACIONAL CONSIDERADO, PERMITE GENERAR DE FORMA SISTEMATICA UN VERIFICADOR QUE DETECTA TODOS LOS ERRORES DEL MODELO. LA METODOLOGIA HA SIDO APLICADA A DIVERSOS CIRCUITOS Y MODELOS. LOS RESULTADOS DEMUESTRAN QUE, EN GENERAL, LA DETECCION DE TODOS LOS ERRORES ES COSTOSA, PERO QUE UNA PEQUEÑA REDUCCION EN LA COBERTURA REQUERIDA SE TRADUCE EN UNA NOTABLE REDUCCION EN LA COMPLEJIDAD DEL VERIFICADOR. FINALMENTE, EN EL CAPITULO 6 SE RECOGEN LAS APORTACIONES MAS IMPORTANTES DE LA TESIS Y SE SUGIEREN DIVERSAS LINEAS DE TRABAJO FUTURO
Monografía
monografia Rebiun04684401 https://catalogo.rebiun.org/rebiun/record/Rebiun04684401 130917s1989 sp bm 000 0 cat d 8476530412 BUC 621.3 (043) (0.035.23) 3304.08 Anglada Arumí, Raimon Aportació al test funcional de circuits integrats digitals Microforma] Raimon Anglada Arumi ; director, José Antonio Rubio Sola Barcelona Universitat Politècnica de Catalunya 1988 Barcelona Barcelona Universitat Politècnica de Catalunya 1 microficha (fotogramas) negativo 11x15cm + 1 folleto 1 microficha (fotogramas) Tesi doctoral / Universidad Politécnica de Cataluña TD-5/89 Tesis-Universidad Politécnica de Cataluña, Departamento de Ingeniería Electrónica, 1988 EN ESTA TESIS SE TRABAJAN DIVERSOS ASPECTOS RELACIONADOS CON LA MODELIZACION DE FALLOS Y ERRORES, Y CON LA VERIFICACION DE CIRCUITOS INTEGRADOS DIGITALES, CON EL OBJETIVO COMUN DE TRATAR EL PROBLEMA A NIVEL DE BLOQUE FUNCIONAL. EL CAPITULO 2 INTRODUCE LOS CONCEPTOS Y NOMENCLATURA BASICA QUE SE UTILIZAN EN LA TESIS. ASIMISMO SE INTRODUCE LA METODOLOGIA DE INFERENCIA COMO MECANISMO DE GENERACION DE MODELOS DE FALLO PRECISOS, METODOLOGIA QUE SE DESARROLLA POSTERIORMENTE EN EL CAPITULO 4. EN EL CAPITULO 3, SE ANALIZAN DIVERSAS RELACIONES DE EQUIVALENCIA Y DOMINANCIA ENTRE FALLOS STUCK-AT, STUCK-ON Y STUCK-OPEN PARA PUERTAS CMOS. LOS RESULTADOS PERMITEN REDUCIR EL NUMERO DE FALLOS A CONSIDERAR Y PERMITEN ESCOGER EL FALLO STUCK-OPEN COMO PUNTO DE PARTIDA PARA LA INFERENCIA DE MODELOS DE NIVEL SUPERIOR. LA METODOLOGIA DE INFERENCIA SE DESARROLLA EN EL CAPITULO 4 PARA LA OBTENCION DE MODELOS PRECISOS PARA DIVERSOS CIRCUITOS COMBINACIONALES Y SECUENCIALES. LOS MODELOS PUEDEN SER UTILIZADOS PARA LA GENERACION DE VECTORES DE TEST Y PARA LA SIMULACION DE CIRCUITOS EN FALLO, A NIVEL DE BLOQUE FUNCIONAL PERO CON LA MISMA PRECISION QUE LOS MODELOS ESTRUCTURALES. EN EL CAPITULO 5 DE EXPONE UNA METODOLOGIA QUE PARTIENDO DEL MODELO DE ERRORES DEL BLOQUE COMBINACIONAL CONSIDERADO, PERMITE GENERAR DE FORMA SISTEMATICA UN VERIFICADOR QUE DETECTA TODOS LOS ERRORES DEL MODELO. LA METODOLOGIA HA SIDO APLICADA A DIVERSOS CIRCUITOS Y MODELOS. LOS RESULTADOS DEMUESTRAN QUE, EN GENERAL, LA DETECCION DE TODOS LOS ERRORES ES COSTOSA, PERO QUE UNA PEQUEÑA REDUCCION EN LA COBERTURA REQUERIDA SE TRADUCE EN UNA NOTABLE REDUCCION EN LA COMPLEJIDAD DEL VERIFICADOR. FINALMENTE, EN EL CAPITULO 6 SE RECOGEN LAS APORTACIONES MAS IMPORTANTES DE LA TESIS Y SE SUGIEREN DIVERSAS LINEAS DE TRABAJO FUTURO Universitat Politècnica de Catalunya. Departamento de Ingenieria Electrónica- Tesis y disertaciones académicas- Microfichas Microformas- Tesis y disertaciones académicas Circuitos integrados digitales- Tesis y disertaciones académicas- Microfichas Rubio, Antonio 1954-) dir Universitat Politècnica de Catalunya ed. Universitat Politècnica de Catalunya. Departamento de Ingenieria Electrónica Universitat Politècnica de Catalunya. Tesi doctoral TD-5/89